### 19日本国特許庁(JP)

⑩特許出願公開

## ◎ 公 開 特 許 公 報 (A) 平2−224340

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)9月6日

H 01 L 21/336 21/20

29/784

7739-5F

8624-5F H 01 L 29/78 3 1 1 Y 審査請求 未請求 請求項の数 1 (全5頁)

会発明の名称

薄膜トランジスタの製造方法

②特 頭 平1-45608

20出 頭 平1(1989)2月27日

**伽発明者 橋 爪** 

勉 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会針内

@発明者 矢崎

正俊

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

**⑩発明者 湯田坂 一夫** 

長野県諏訪市大和3丁目3番5号 セイコーエプソン株式

会社内

⑩出 願 人 セイコーエブソン株式

A-1

東京都新宿区西新宿2丁目4番1号

会社

四代 理 人 弁理士 上柳 雅誉

外1名

明 細 書

1. 発明の名称

薄膜トランジスタの製造方法

### 2.特許請求の範囲

工程と、前記開孔部を通して前記拡散層及び前記ゲート電極膜に至る開孔部をそれぞれ形成する工程と、前記開孔部を通して前記拡散層及び前記ゲート電極膜にそれぞれ接続された電極引出用金属膜を形成する工程とからなることを特徴とする薄膜トランジスタの製造方法。

3.発明の詳細な説明

[ 磁漿上の利用分野]

本発明は、SOI( Silicon On Insulator )型M OSトランジスタの製造方法に関するものである。

### [ 従来の技術]

一般に、半導体から電極を引き出す場合、高濃度不純物拡散領域を形成しその部分を電極とのコンタクト部とする。従来、公開特許公報昭 6 2 ー1 1 7 3 7 1 のようにその高濃度不純物拡散領域を形成する場合は、減圧、常圧 C V D で作製された P S G ( リンガラス) や B S G ( ホウ素ガラス)

等を拡散剤として使用し、不活性ガス舒照気中で 熱処理を施していた。

### [発明が解決しようとする課題]

しかしながら以上の方法は、拡数のための熱処理を高温で、例えば1000℃で施されるため、 絶縁基板には石英のような一部の材質に限られ、 歪点が6000から7000程度の絶縁基板、( 例えば、コーニング社製 7059ガラス)を使 うことができないため製造コストが高くなるとい う間組点を有する。

そこで本発明はこのような問題点を解決するもので、歪点の低いガラスのような絶縁基板上に不能物拡散層を形成し、その拡散層からソース・ドレイン電極を引き出すようにした、薄膜トランジスタの製造方法を提供するものである。

#### [課題を解決するための手段]

本発明の海膜トランジスタの製造方法は、機縁基板上に、所定のパターンを有する多結晶シリコ

てある.

まず、第1図(a)に示したように、絶談基板 (例えば、コーニング社製7059ガラス)上に 成圧又は常圧のVDにより活性層となる多結晶 S1膜、又はこれにレーザ、電子ピーム、ランプ 光等を照射してアニールを施し、結晶化したS1 摩2を形成する。

、次に第1図( φ )に示したように、シリコン膜 2 上に常圧 O V D 又は成圧 O V D により絶縁膜を 形成し、これをゲデト絶縁膜 3 とする。

その後第1図(c)に示したように基板全面に 多結晶膜を形成し、フォトリソ技術により第2図 (d)のように、多結晶膜4及びゲート絶縁膜3 をパターニングしてゲート電極4を形成する。

以上の工程を経た基板上に第1図(¢)に示したように、リン・ポロン・ひ素等の不純物を含む液状の絶縁物質(例えば、東京応化製・商品名 0 D)を、スピンナー法あるいはロールコート法により強布し、ブリベーク・ポストベークを施して均一な絶縁膜 5 を形成する。次いでレーザ開射

#### [実施例]

以下図面を参照して実施例を詳細に説明する。 第1図は、本発明の一実施例を示したもので、実際は、徐冷点が1000以下のガラス基板を使用することができるが、図では要部を拡大して示し

を施すと、第1図(1)に示したように、絶縁膜 5 に含まれる不純物がゲート絶縁膜3を介して 3 1 膜2 中に拡散する。 6 はその拡散層を示し、 ソース・ドレイン領域となる。なおレーザ照射は 、真空中又は不活性ガス雰囲気中に限らず、大気 中においても行える利点もある。

さらに、レーザー照射によって不純物を多結晶

シリコン 関へ 拡 嵌 する た め 、 基 板 の 須 熱 が 少 な く て 済 む こ と か ら 、 石 英 に 限 ら ず 、 一 般 的 な 絶 縁 基 板 ( 例 え ぱ コー ニ ン グ 社 7 0 5 9 ) 上 に S o ェ 型 M 0 S 型 ト ラ ン ジ ス タ ー を 製 作 す る こ と が で き る

選択的に不純物拡散を行なった後、第1図(g))に示したように、絶縁膜5の上に不純物を含まない絶縁膜1を塗布法あるいは成圧0 V D 法あるいは 常圧0 V D 法あるいは 常圧0 V D 法により形成する。この絶縁膜1は層間絶縁膜となるものである。

次に、第1図(4)に示したように、絶縁膜7 及び5を貫通し拡散層6に選する開孔部B及びの 一ト電極膜4に達する開孔部9を形成する。その 後、第1図(i)に示したように、それらの 部8・9を埋めるようにして金属膜10を形成し これを第1図(i)に示したように、パターニ ングしてゲート電極11、ソース、ドレイン磁極 12、13を形成する。

以上のような本実施例の工程によれば、ソース , ドレイン領域に対する不純物拡散が自己盤合的

> 基板温度 300~5000 ゲート電極度 多結晶 S 1 L P 0 V D 法

> > E 力 ~ Q 1 torr

反応ガス 81H。

→膜・→ 厚。 ~ 5 0 0 0 Å

基板温度 500~7000

不纯物拡散用絶縁襲 東京応化製〇〇D

档 度 ~frcp

ブリペーク 150~4000

與 厚 ~3000%

拡版 レーザー照射

レーザーパワー 10 〒 / 교

ビーム径 ~ 1 cm ø

掃引速度 ~5cm/sec

**層間絶縁膜 APOVD法 S10**,

任 力 1 atom

反応ガス SiH。及び0。

腹 厚 1000~80001

基板温度 300~500℃

電極膜 スパッタ法 Oェ

に行われ、しかも、熱拡散によらず、レーザーで不徳物拡散を行うので、 基板が高温にさらされることがないので石英に比べ安価なガラス (例えばコーニング社 1 0 5 9 ガラス)を絶縁基板に用いることが可能である。

なお、本実施例における具体的形成条件を以下 に示す。

多結晶Si LPCVD法

E 力 ~ L1 torr

反応ガス 8ih。

膜 厚 ~5000Å

基板温度 500~700°0

結晶化アニール レーザアニール法

レーザーバワー 10 W/ad

ビーム等 ~ 1 cm d

掃引速度 ~ 5 cm / see

ゲート絶録膜 APOVD法 SiO.

E 力 1 a t'o m

反応ガス 51 H。及び0,

膜 厚 500~2000 Å

膜 厚 ~1μm

### [ 発明の効果]

またゲート組縁膜がゲート電傷膜より広、谷り広、ちので歩つと、外は一下であるため、ゲート所圧が高くなるので歩つが高くなること、熱は散を用いないため、加熱 大部 の時間が節約できること、30mの以上の大部 敬に不能物分布が均一で、しかも高符度に避ける。

## 特開平2-224340(4)

### 4.図面の個単な説明

第1図は、本発明の一実施例の一連の製造工程を示す工程断面図、第2図は、本発明の他の実施例の要部を示す断面図である。

1 … … 絶録基板 ( 例えばコーニング社 7 0 5 9 )

2 … … 多結晶 S 1 膜又は 7 = - ル処理により結晶化された B 1 膜

3……ゲート絶縁膜

4 ……ゲート電振膜

5 … … 鉱敏用不純物を含む箱繰膜

6 … … 拡 數層

7 ……不純物を含まない絶縁膜

8 , 9 … … 開孔部

1 0 … … … 金属膜


1 1 ………ゲート電値


1 2 , 1 3 … ソース , ドレイン 電極


以上


出 願 人 セイコーエブソン株式会社


代理人 弁理士 上柳雅菁(他1名)

















第 1 図





第 1 図

## 特開平2-224340(5)



- (19) Japanese Patent Office (JP)
- (12) Publication of Patent Application
- (11) Publication Number of Patent Application: JP-A-2224340
  - (51) Int. Cl. <sup>5</sup> H01L 21/336, 21/20, 21/263, 29/784 Identification Number:

Number of the Document: 7739-5F, 8624-5F, H01L 29/78, 311Y

(43) Publication Date: September 6, 1990

Request for Examination: not made

Number of Claims: 1(5 pages in total)

- (54) Title of the Invention: Method of Manufacturing Thin-Film Transistor
- (21) Application Number: 01-45608
- (22) Application Date: February 27, 1989
- (72) Inventor: Tsutomu HASHIZUME
- c/o Seiko Epson Corporation, 3-5, 3-chome, Owa, Suwa-shi, Nagano-ken
- (72) Inventor: Masatoshi YAZAKI
- c/o Seiko Epson Corporation, 3-5, 3-chome, Owa, Suwa-shi, Nagano-ken
- (72) Inventor: Kazuo YUDASAKA
- c/o Seiko Epson Corporation, 3-5, 3-chome, Owa, Suwa-shi, Nagano-ken
- (71) Applicant: Seiko Epson Corporation, 4-1, 2-chome,

Shinjuku, Shinjuku-ku, Tokyo

(74) Agent: Patent Attorney, Masashige KAMIYANAGI et al.

### Specification

### 1. Title of the Invention

Method of Manufacturing Thin-Film Transistor

### 2. Claim

A method of manufacturing a thin-film transistor, comprising the steps of: forming a polycrystalline silicon layer having a specified pattern or a silicon layer crystallized by annealing the polycrystalline silicon layer on an insulated substrate; forming a gate insulator film on the silicon layer; forming a gate electrode layer on the gate insulator film; forming an insulator film containing diffusion impurities on the processed substrate; forming a diffusion layer applying a laser to the impurities contained in insulator film to diffuse the impurities contained in the insulator film selectively into the silicon; forming an insulator film containing no impurity on the processed substrate; forming an opening that passes through the insulator film containing no impurity and the impuritydiffusing insulator film to reach the diffusion layer and

an opening that passes therethrough to reach the gate electrode layer; forming openings that pass through the openings to reach the diffusion layer and the gate electrode layer; and forming an electrode-drawing metal layer connected to the diffusion layer and the gate electrode layer through the openings.

# 3. Detailed Description of the Invention [Industrial Field of Application]

The present invention relates to a method of manufacturing a silicon-on-insulator (SOI) MOS transistor.

[Prior Art]

When electrodes are drawn from semiconductors, heavily doped impurity diffusion regions are generally formed, which are used as contact with the electrodes. As in disclosed in JP-A-62-117371, the heavily doped impurity diffusion regions have been formed by using phosphosilicate glass (PSG) or boron-silicate glass (BSG) produced by low-pressure or atmospheric-pressure CVD as diffuser and being heat-treated in an inert gas atmosphere.

## [Problems that the Invention Is to Solve]

However, the above-mentioned method has the problem of a high manufacturing cost, because the heat treatment for the diffusion is performed at high temperature, e.g.,

at 1000°C, and accordingly the insulated substrate is limited to some materials such as quartz, so that insulated substrates (e.g., Corning's 7059 glass) with a strain point from about 600 to 700°C) cannot be used.

The present invention has been made to solve the foregoing problems, accordingly, has as an object the provision of a method of manufacturing a thin-film transistor in which an impurity diffusion region is formed on an insulated substrate such as a glass with a low strain point, from which source and drain electrodes are drawn.

## [Means for Solving the Problems]

A method of manufacturing a thin-film transistor according to the invention is characterized by including the steps of: forming a polycrystalline silicon layer having a specified pattern or silicon а crystallized by annealing the polycrystalline layer on an insulated substrate; forming a gate insulator film on the silicon layer; forming an insulator film containing diffusion impurities the on processed substrate; forming a diffusion layer by applying a laser to selectively diffuse the impurities contained in the insulator film; forming an insulator film containing no impurity on the diffusion-processed substrate; forming an insulator film containing no impurity; forming an opening that passes through the insulator film containing no impurity and the impurity-diffusing insulator film to reach the diffusion layer and an opening that passes therethrough to reach the gate electrode layer; and forming an electrode-drawing metal layer connected to the diffusion layer and the gate electrode layer through the openings.

### [Embodiments]

Preferred embodiments of the present invention will be described with reference to the drawings. Fig. 1 shows enlarged essential parts of an embodiment of the invention, in which a glass substrate with a slow-cooling point of 700°C or less can be used in practice.

As shown in Fig. 1(a), a polycrystalline silicon layer which becomes active by low-pressure or atmospheric-pressure CVD is formed on an insulated substrate (e.g., Corning's 7059 glass) or a silicon layer 2 is formed which is crystallized by annealing it by applying a laser beam, an electron beam, lamp light and so forth thereon.

Then, as shown in Fig. 1(b), an insulator film is formed on the silicon layer 2 by low-pressure or atmospheric-pressure CVD to form a gate insulator film 3.

Then, as shown in Fig. 1(c), a polycrystalline layer is formed on the entire surface of the substrate, and the

polycrystalline layer 4 and the gate insulator film 3 are subjected to patterning by photolithography to form a gate electrode 4, as shown in Fig. 1(d).

As shown in Fig. 1(e), a liquid insulating material (e.g., OCD manufactured by Tokyo Ohka Kogyo Co., Ltd.) containing impurities such as phosphorous, boron, and arsenic is applied on the substrate thus processed by a spinner or a roll coating method and then subjected to prebaking or postbaking to form a uniform insulator film 5. When it is then radiated with a laser beam, the impurities contained in the insulator film 5 diffuse into the silicon layer 2 through the gate insulator film 3, as shown in Fig. 1(f). Numeral 6 indicates the diffusion layer, which serves as a source and a drain region. The radiation of laser has the advantage that it can be performed not only in a vacuum or an inert gas atmosphere but also in the atmosphere.

When the gate insulator film and the gate electrode are formed at the same time by photolithography, as shown in Fig. 2 of JP-A-62-117371, the gate insulator film is overetched to reduce the pressure resistance between the electrode and gate the source drain electrode, or decreasing yields. the other hand, when On lithography pattern of the gate insulator film 3 is made larger than that of the gate electrode layer 4 (e.g., 1  $\mu$ m), as in the invention, the problem of overetching can be solved. Also, the source and drain regions and the gate electrode layer are aligned well with each other, as shown in Fig. 2(b), since the impurities are diffused laterally through the source and drain regions.

Furthermore, the impurities are diffused into the polycrystalline silicon layer by laser irradiation. This reduces the need for heating the substrate, so that the SOI MOS transistor can be formed not only on a quartz substrate but also on common insulated substrates (e.g., Corning's 7059 glass).

After the impurities have been diffused selectively, an insulator film 7 that contains no impurity is formed on the insulator film 5 by application or low-pressure or atmospheric-pressure CVD, as shown in Fig. 1(g). The insulator film 7 serves as an interlayer insulator film.

Then, as shown in Fig. 1(h), an opening 8 that passes through the insulator films 7 and 5 to reach the 9 that layer 6, and an opening passes diffusion therethrough to reach the gate electrode layer 4 are Then, as shown in Fig. 1(i), a metal film 10 is formed. formed so as to fill the openings 8 and 9. subjected to patterning to form a gate electrode 11 and source and drain electrodes 12 and 13, as shown in Fig. 1(j).

According to the process of the embodiment, the impurity diffusion to the source and drain regions is performed in a self-alignment manner and, moreover, it is performed not by thermal diffusion but by laser irradiation, so that the substrate is not subjected to high temperature. This allows a glass (e.g., Corning's 7059 glass) that is less expensive than quartz to be used as the insulated substrate.

Concrete forming conditions of the embodiment are as follows:

Polycrystalline Silicon: Low-pressure CVD

Pressure: at most 0.1 torr

Reactant Gas: SiH<sub>4</sub>

Film Thickness: at most 5000 Å

Substrate Temperature: 500 to 700°C

Crystallization Annealing: Laser Annealing

Laser Power: 10 W/cm<sup>2</sup>

Beam Diameter: at most 1 cm  $\phi$ 

Sweep Rate: at most 5 cm/s

Gate Insulator Film: AP-CVD, Silicon Dioxide

Pressure: 1 atom.

Reactant Gas: SiH<sub>4</sub> and O<sub>2</sub>

Film Thickness: 500 to 2000 Å

Substrate Temperature: 300 to 500°C

Gate Insulator Film: Polycrystalline Silicon, LP-CVD

Pressure: at most 0.1 torr

Reactant Gas: SiH<sub>4</sub>

Film Thickness: at most 5000 Å

Substrate Temperature: 500 to 700°C

Impurity Diffusing Insulator Film: OCD manufactured by Tokyo Ohka Kogyo

Viscosity: at most 1 cP

Prebaking: 150 to 400 °C

Film Thickness: at most 5000 Å

Diffusion: Laser Irradiation

Laser Power: 10 W/cm<sup>2</sup>

Beam Diameter: at most 1 cm  $\phi$ 

Sweep Rate: at most 5 cm/s

Interlayer Insulator Film: AP-CVD, Silicon Dioxide

Pressure: 1 atom.

Reactant Gas: SiH<sub>4</sub> and O<sub>2</sub>

Film Thickness: 1000 to 8000 Å

Substrate Temperature: 300 to 500°C

Electrode Layer: Sputtering, Cr

Film Thickness: at most 1  $\mu m$ 

[Advantages of the Invention]

As has been described, in the method of manufacturing an SOI MOS transistor according to the invention, an impurity-diffusing insulator film is formed so as to cover a silicon layer and a gate electrode layer

having a specified pattern, which is radiated with a laser to allow impurities to be diffused selectively into the silicon layer in a self alignment manner. Moreover, there is no need to increase the temperature of the insulated substrate to 1000°C or more because thermal diffusion is not adopted, allowing an inexpensive glass (e.g., Corning's 7059 glass) to be used as the insulated substrate.

The invention offers significant advantages of providing high gate pressure resistance to increase yields since the gate insulator film is wider than the gate electrode layer, saving the time for heating and cooling because thermal diffusion is not adopted, and allowing impurity diffusion in which impurities are diffused evenly in a large area of more than 30 cm in diameter and of which the concentration is controlled at high accuracy.

## 4. Brief Description of the Drawings

Fig. 1 is a cross-sectional view of a series of manufacturing processes according to an embodiment of the invention; and Fig. 2 is a cross-sectional view of essential parts of another embodiment of the invention.

- 1: insulated substrate (e.g., Corning's 7059 glass)
- 2: polycrystalline silicon layer or silicon layer

## crystallized by annealing

- 3: gate insulator film
- 4: gate electrode layer
- 5: insulator film containing diffusion impurities
- 6: diffusion layer
- 7: insulator film containing no impurity
- 8. 9: opening
- 10: metal layer
- 11: gate electrode
- 12, 13: source and drain electrodes